# **EEPROM DEVICE**

Publication number: JP59135698 **Publication date:** 1984-08-03

Inventor: NABEYA SHINJI; SATOU NOBUYUKI

Applicant: HITACHI LTD; HITACHI MICROCUMPUTER ENG

Classification:

- International: G11C16/02; G06K19/07; G11C17/00; G11C16/02;

G06K19/07; G11C17/00; (IPC1-7): G11C17/00

- european: G11C17/00


Application number: JP19830007266 19830121 Priority number(s): JP19830007266 19830121

Report a data error here

## Abstract of **JP59135698**

PURPOSE:To reduce a data rewrite time by erasing a data of a memory cell only when a data written newly is different from the data written already in the address location and writing a new data to save the time required for the write of data without change.

CONSTITUTION: When an input data is coincident with a read data, no rewrite of data is executed and the time required for the erase and write is omitted. When the input data is not coincident with the read data, an output of a gate circuit 9 goes to a high level and an erase circuit 10 is operated. Then, the data in a memory cell corresponding to the address signal applied for the case is erased by 8-bits at the same time. Then, a write circuit 11 is operated by a pulse outputted from the erase circuit 10 at the end of data erase so that the new input data is written in the erased memory cell. Thus, the rewrite time required for the entire EEPROM device is reduced remarkably.



Data supplied from the esp@cenet database - Worldwide

# (19) 日本国特許庁 (JP)

① 特許出願公開

# ⑩ 公開特許公報 (A)

昭59—135698

f) Int. Cl.<sup>3</sup>G 11 C 17/00

識別記号 101 庁内整理番号 6549---5B 母公開 昭和59年(1984)8月3日

発明の数 1 審査請求 未請求

(全 3 頁)

**ØEEPROM装置** 

20特

願 昭58—7266

②出 願 昭58(1983)1月21日

⑩発 明 者 鍋谷慎二

小平市上水本町1450番地株式会 社日立製作所武蔵工場内

⑩発 明 者 佐藤信之

小平市上水本町1479番地日立マ

イクロコンピユータエンジニア リング株式会社内

切出 願 人 株式会社日立製作所

東京都千代田区丸の内1丁目5

番1号

⑪出 願 人 日立マイクロコンピユータエン

ジニアリング株式会社

小平市上水本町1479番地

⑩代 理 人 弁理士 髙橋明夫

外1名

明細智

発明の名称 EEPROM装置

#### 特許請求の範囲

1. マトリックス状に配設された不揮発性メモリ 素子からなるメモリセルアレイと、このメモリセ ルアレイ内のメモリ素子のデータを電気的に消去 するための消去回路と、消去されたメモリ男子に データを脅き込むための番込み回路とを備えたB EPRO M装置において、上記メモリセルアレイ 内から肝み出されたデータを保持するためのラッ チ回路と、入出力端子より入力されたデータを保 持するためのラッチ回路と、これらのラッチ回路 に保持された二組のデータが一致するか否かを検 出するための一致検出回路とが設けられ、データ **沓換え時に、複数ビットのデータが上記メモリセ** ルアレイ内から睨み出されるとともに、睨み出さ れた前データと、入出力端子より入力された新デ - タとが一致しない場合にのみ、上記消去回路と **樹込み回路が動作されてデータの鸖き換えが行な** われるよりにされてなることを特徴とするEEP

ROM装的。

#### 発明の詳細な説明

この発明は、メモリセルに対して世気的にデータを書き込み、消去できるようにされたBBPROM(エレクトリカル・イレイサブル・プログラマブル・リード・オンリ・メモリ)装置に関する。

従来のBBPROM装置においては、メモリセル内に新しいデータを督き込む場合、先才全ヒットのデータを消去してから、一ピットすつあるいは1パイトのような複数ピットの単位でデータを督き込むようにされていた。

この場合、BBPROM装置では、通常一回の 番込みに10m8 稳度の時間を要していたので、 全データを暫き込むには、バイト単位で行なって も64mピットROMで8×10秒以上の時間を 必要としていた。

そこでこの発明は、新たに書き込むデータが、 既にそのアドレス位置に書き込まれているデータ と異なる場合にのみ、そのメモリセルのデータを 消去して、新たなデータを書き込むような方式を 採用することによって変更のないデータの暫込み に要する時間を節約して、装備全体としてのデー タ審換え時間を短縮できるようにすることを目的 とする。

以下図面を用いてとの発明を説明する。

6

第1四は本発明に係るBEPROM装置の一実 施例を示すものである。

図において、1は64Kビットのメモリセルが、例えば256×256ビットのマトリックス状に配設されたメモリセルアレイである。メモリセルアレイと構成するメモリセルは、例えば、フローティングゲート間極とコントロールゲート電極とを有するフローティングゲート型トンネル注入方式のMOBFETからなる。

2 は X デコータ回路、 3 は Y デコータ回路で、 この X 、 Y デコータ回路 2 および 3 は、図示しな い C P U (マイクロ・ブロセッサ)等から供給さ れる T ドレス信号 A x i 、 A y i に 対応して、上記 メモリセル T レイ 1 内の 8 個の メモリセルを選択 して、 8 ビットのデータを並列に配み出すよりに

(3)

出力ピン 6 からデータが出力されることはない。

次に、7は上記入出力ピン6に接続された入力パッファ回路で、データ破換え時に外部の 0 P U 等から入出力ピン6 に供給されたデータは、この入力パッファ回路7を介して、ラッチ回路8に送られて保持されるようにされている。

そして、このラッチ回路8m保持された入力データと、前記ラッチ回路5m保持されている暁出しデータは、一致検出回路を構成するイクスクルーシブ O R 回路のようなゲート回路9m供給される。図示しないが、一致検出回路には、観出し、観込みデータのビット数に応じて、例えば1パイトの場合には8個のゲート回路9が設けられる。

入力データと駅出しデータが一致すると、ゲート回路9の出力はロウレベルにされ、一致しないときはハイレベルにされる。このゲート回路9により構成された一致検出回路の出力は、頂去回路10に供給されるようにされている。

8 ビットの入力データと 飜出しデータが完全に一致すると、ゲート回路 B の出力はすべてロウレ

されている。

なお、上記×・Yデコーダ回路2および3は、 アドレスパッファ機能を有しているものとする。 また、Yデコーダ回路3は、センス回路も内蔵す るようにされている。

上記 X ・ Y デコー ダ回路 2 および 3 によってメモリセルアレイから 統み出されたデータは、出力パッファ回路 4 および ラッチ 回路 5 に供給されるようにされている。そして、データ 統出し時には、上記ラッチ 回路 5 は動作されず、出力パッファ回路 4 だけが動作される。 これによって、メモリセルアレイ 1 から飲み出された 8 ビットのデータは、出力バッファ回路 4 により、入出力ピン 6 を介して外部に出力される。

一方、データ 勘換 を 時に は、 出力 バッファ 回路 4 は 動作されず、 ラッチ 回路 5 だけ が 動作される。 そして、 上記 メモリセル アレイ 1 から アドレス 信 号に 応じて 1 パイトの データが 配み 出され、 ラッチ 回路 5 に 保持される。 このとき、 出力 パッファ 回路 4 の 出力 は 高インピー ダンス 状態 にされ、 入

(4)

ベルになる。そのため、消去回路 1 0 が動作されずにアドレスが更新されて、次の 8 ピットのデータがメモリセルアレイ 1 から臍み出されて、ラッチ回路 5 に供給され、保持されるとともに、入出力ピン 6 より次の新しいデータが入力されて、ラッチ回路 8 に保持される。

その結果、入力データと競出しデータとが一致 する場合には、データの書換えが行なわれず、消 去および費込みに必要な時間が省略される。

しかして、入力デッタと脱出しデッタとが一致しない場合には、ゲート回路9の出力がハイレベルになるため、消去回路10が動作される。すると、そのとき供給されているアドレス信号に対応したメモリセルのデッタが8ビット同時に消去される。次に、デッタ消去終了の時点で消去回路10から出力されるパルスによって、暫込み回路11が動作され、消去されたメモリセルに新しい入力デッタが書き込まれるようにされている。

このようにして、上記実施例では新たに入力されたデータと、既に書き込まれているデータの一

(5)

#### 特開昭59-135698(3)

致,不一致が自動的に検出され、両データが異なる場合にのみ前データの消去と新データの暫込みが行なわれるため、BEPROM装置全体としての番換え時間は大幅に短縮される。

なお、上記突施例では 1 バイト単位でデータの 書換えが行なわれるようにされた B B P R O M 装 僧について説明したが、 この発明は、 これに限定 されるものではなく、 例えば 4 ビット あるいは 1 6 ビットのような任意のビット数のデータを一括し て書き込むようにされた B B P R O M 装 僧にも適 用できるものである。

以上説明したどとくこの発明に係るBBPROM装御においては、メモリセルアレイ内から読み出されたデータを保持するためのラッチ回路と、入出力端子より入力されたデータを保持するためのラッチ回路と、これらのラッチ回路に保持された二組のデータが一致するか否かを検出するための一致検出回路とが設けられ、データ書換え時に複数ビットのデータが上記メモリセルアレイ内から読み出されるとともに、読み出された前データ

1 …メモリセルアレイ、5 … (前データ用)ラッチ回路、6 …入出力端子(入出力ピン)、8 … (新データ用)ラッチ回路、9 … — 汝検出回路 (ゲート回路)、10 … 消去回路、11 … 省込み 回路。

(7)

代理人 弁理士 高 橋 明



と、入出力端子より入力された新データとが一致 しない場合にのみ、データの智き換えが実行され る。そのため、変更のないデータの消去、智込み に要する時間が節約され、装御全体としてのテー タ智換え時間が短縮されるという効果がある。ま た、データ鸖換え時にメモリセルアレイ内からデ ータが読み出されるようにされているので、この とき適当なタイミングで出力パッファ回路を動作 させることにより、智込み状態でデータの脱出し を行なりデータベリファイ機能も容易に持たせる ことができる。

さらに、データ勘換え時に外部から消去、書込みのための制御信号を供給してやる必要がないので、外付のコントロール回路も簡単になる。

なお、この発明は、一チップ化されたBBPR OMのみでなく、ワンチップマイコン内に設けられるROMにも適用できるものである。

#### 図面の簡単な説明

図面は本発明に係るBBPROM装備の一実施例を示すプロック構成図である。

(8)

### 第 1 図

